消息称三星正开发下一代 HBM,瞄准高性能端侧 AI 手机
三星正研发基于多层堆叠FOWLP的下一代HBM技术,旨在解决移动端AI设备的功耗与散热难题。该技术通过改进VCS方案,大幅提升铜柱高宽比以增加带宽,并利用FOWLP封装加固纤细结构防止变形。若成功应用,预计带宽可提升15%至30,并在有限空间内集成更多I/O接口,为高性能端侧AI手机铺平道路。
上周,一则来自韩媒Etnews的报道在半导体圈内引起了不小的讨论。报道称,三星电子正在秘密研发一项名为“多层堆叠FOWLP”的下一代HBM技术,其目标直指一个极具挑战性的领域:让高性能的端侧AI在智能手机、平板电脑等移动设备上成为现实。

这可不是简单的技术移植。要知道,服务器机柜里的空间和散热余量,与一部轻薄手机的内部环境相比,简直是天壤之别。在移动设备那方寸之间,要实现大容量、高带宽的HBM,功耗和发热控制就成了必须跨过的第一道门槛,直接照搬现有方案根本行不通。
那么,技术瓶颈到底卡在哪里?目前移动设备普遍使用的LPDDR内存,大多依赖传统的引线键合技术。这种方案的问题在于,其输入/输出接口数量有限,信号传输损耗大,散热效率也不够理想,这些特性让它与对带宽和能效要求极高的HBM技术难以兼容。
为此,三星把目光投向了改进型的VCS方案。核心思路是,将芯片内部的铜柱高宽比,从现有的3:1到5:1,大幅提升至15:1到20:1。形象点说,就是在单位面积不变的情况下,把铜线做得更“细长”,从而塞进更多连接通道,最终实现带宽的跃升。
但新的问题随之而来。当铜柱直径被压缩到10微米以下时,物理结构会变得脆弱,容易出现弯曲甚至断裂,稳定性面临严峻考验。为了解决这个难题,三星引入了FOWLP技术作为“加固方案”。具体做法是,先对芯片进行模塑封装,然后将布线层向外围扩展。这个扩展出来的部分,不仅能承载更多电路,还能起到支撑那些纤细铜柱的作用,有效防止其变形,可谓一举两得。
如果这套组合拳能顺利通过验证,其理论收益是相当可观的。据分析,带宽有望提升15%到30%。更重要的是,在设备内部空间这个“寸土寸金”的地方,新技术还能在同等面积下集成更多的I/O接口,为未来更复杂的端侧AI计算铺平道路。
当然,这一切目前还处于研发阶段。不过,行业内的观察家们已经给出了一个大胆的预测:三星最快可能会在Exynos 2800的后期修订版本,或者接下来的Exynos 2900芯片中,首次集成这项突破性的内存技术。届时,我们或许将真正迎来手机端侧AI能力的一次质变。


































