IT 之家 2 月 22 日消息，英特尔在 IFS Direct Connect 活动上透露了其未来节点演化版本性能指标：每次的 PPA 提升不超过 10%。
IT 之家注：PPA 即 Power / Performance / Area，功耗、性能、面积（逻辑密度），三者作为整体被用作先进制程的性能判据。
英特尔已确认未来将推出演化版本，将使用“P”、“T”和“E”后缀来区分这些版本，分别代表“性能提升”、“用于 3D 堆叠的硅通孔技术”和“功能扩展”。这一举措将为用户提供更多选择，满足不同需求。
Anandtech报道指出，“P”演进版本的每瓦性能提升为5-10%；而在英特尔引入新功能的“E”演进版本上，也会有一定程度的改进，但幅度不会超过5%。
Anandtech 还提到，对于每瓦性能超过 10% 的改进，英特尔将使用独立的主要制程节点进行称呼。
根据德国媒体HardwareLuxx编辑Andreas Schilling的报道，英特尔CEO帕特·盖尔辛格表示，未来的“P”和“E”演进版本将在功耗性能面积（PPA）方面提升5%以上。此外，针对英特尔的7奈米、4奈米、3奈米、20A和18A这几个主要制程节点，每一步的PPA提升将达到14%至15%。
综合外媒 Anandtech 和科技博客 More Than Moore 以往报道中的资料，台积电近期演化版本节点的提升也大致落在这一水平，相关信息整理如下以供参考（？指未知，-指不变）：
| N5->N5P | N5->N5HPC | N4->N4P | N4P->N4X | N3->N3E | |
| 功耗（减少） | 10% | ？ | - | ？ | ？ |
| 性能（提升） | 5% | 7% | 6% | ≥4% | 5% |
| 面积（缩小） | - | - | - | ？ | - |
除了这些常规工艺节点，英特尔还将为客户提供更丰富的选择：英特尔代工负责人斯图尔特・潘（Stu Pann）在于 IFS Direct Connect 活动前夕接受外媒 Tom's Hardware 采访时表示，愿与 EDA 合作伙伴一起，为客户开发类似英伟达 4N（基于台积电 5nm 工艺）的定制节点。
